

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000156479 A

(43) Date of publication of application: 06.06.00

(51) Int. CI

H01L 27/108 H01L 21/8242

(21) Application number: 10331243

(22) Date of filing: 20.11.98

(71) Applicant:

**SONY CORP** 

(72) Inventor:

**ONO KEIICHI** 

# (54) SEMICONDUCTOR MEMORY AND FABRICATION **THEREOF**


(57) Abstract:


PROBLEM TO BE SOLVED: To prevent reaction between silicon and an electrode material by forming no adhesion layer or a barrier layer on the side wall part of a cylinder type electrode and forming only a barrier layer at the lower part of the electrode thereby preventing capacity loss or junction leakage attributed to the adhesion layer or barrier layer on the side wall part of the electrode.

SOLUTION: A contact hole 3 is made in an interlayer insulation film 1 and a polysilicon plug 4 is formed therein. A cylinder type lower electrode 8 is formed on the polysilicon plug 4 through a barrier layer 5 and covered with a capacitor insulating film 9 and an upper electrode 10. The barrier layer 5 or an adhesion layer is not formed on the side wall of the lower electrode 8. Consequently, capacity loss or increase of leakage current attributed to the barrier layer on the side wall part of the electrode can be suppressed while preventing reaction between the plug material and the electrode material. The lower electrode 8 can be formed while

suppressing delamination.

COPYRIGHT: (C)2000, JPO





PARTIAL TRANSLATION OF JAPANESE UNEXAMINED PATENT PUBLICATION (KOKAI) NO. 2000-156479

Title of the Invention: Semiconductor Memory Device and its Production Process

Publication Date: June 6, 2000 Patent Application No. 10-331243 Filing Date: November 20, 1998

Applicant: Sony Corp.

(Detailed Description of the Invention) [0032]

Subsequently, as shown in Fig. 3(A), a laminated film of Ti layer and TiN layer (hereinafter, Ti/TiN layer) is formed by using a layer formation method enabling a high directivity such as collimated sputtering. The layer formation is carried out while preventing a deposition of the Ti/TiN layer onto a side wall of the opening formed in a first oxide film 6. The Ti/TiN film deposited on an upper surface portion of the interlayer insulating film 1 and the plug 4 can act as a barrier layer 5. Further, the Ti/TiN film deposited on an upper portion and side surface of the second oxide film 6' can act as an adhesion layer 7 between the second oxide film 6' and a metal material of the lower electrode 8.

[0033]

After formation of the Ti/TiN film, the thermal treatment at about 650°C, suitably RTA (rapid thermal annealing), is carried out to react a surface of polysilicone plug 4 with the Ti layer to thereby form silicide.

Accordingly, contact resistance between the polysilicone plug 4 and the overlying capacitor electrode can be reduced. Further, upon the thermal treatment, the TiN layer is modified to a dense state, thereby enabling to increase its

function as the adhesion layer 7.

[0034]

Next, as shown in Fig. 3(B), a tungsten layer (W layer) or tungsten nitride (WN layer) 8 which constitutes a lower electrode of the capacitor electrode) is formed over a full surface of the first oxide film 6 including a side wall portion thereof. Formation of the W or WN layer 8 can be carried out with sputtering or metal CVD method. In this step, since the sacrifice film (second oxide film 6') has an adhesion layer 7 consisting of a Ti/TiN layer formed on an upper portion thereof, a separation of the W or WN layer 8 from the second oxide layer 6' can be prevented.

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-156479 (P2000-156479A)

(43)公開日 平成12年6月6日(2000.6.6)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

HO1L 27/108 21/8242

H01L 27/10

621C 5F083

審査請求 未請求 請求項の数35 OL (全 13 頁)

(21)出願番号

特願平10-331243

(22)出願日

平成10年11月20日(1998.11.20)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 大野 圭一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

弁理士 佐藤 隆久

Fターム(参考) 5F083 AD24 GA21 GA22 GA30 JA06

JA14 JA32 JA33 JA35 JA39 JA40 JA56 MA05 MA06 MA18


PR05 PR34 PR39 PR40


# (54) 【発明の名称】 半導体記憶装置およびその製造方法

#### (57)【要約】

【課題】MIM構造のシリンダ型キャパシタを有する半導体記憶装置において、電極側壁部の密着層あるいはパリア層に起因する容量損失や接合リークが防止され、かつシリコンと電極材料との反応が防止された半導体記憶装置およびその製造方法を提供する。

【解決手段】半導体基板上に形成され、ポリシリコンプラグ4が埋め込まれたコンタクトホール3を有する層間絶縁膜1と、プラグ4の上部を被覆するバリア層5と、バリア層5の上部に筒状に形成された下部電極8と、下部電極8の表面に形成された誘電体からなるキャパシタ絶縁膜9と、キャパシタ絶縁膜9の表面に形成された上部電極10とを有する半導体記憶装置およびその製造方法。





【特許請求の範囲】

【請求項1】能動素子が形成された半導体基板と、

前記半導体基板上に形成された層間絶縁膜と、

前記層間絶縁膜に設けられた、前記能動素子の表面まで達するコンタクトホールと、

前記コンタクトホール内に形成された、導電体からなる プラグと、

前記層間絶縁膜の表面に、少なくとも前記プラグの上部を被覆するように形成されたバリア層と、

前記バリア層上部に形成された底面と、前記底面から上 10 方に形成された側面からなる筒状の下部電極と、

前記下部電極の表面に形成された、誘電体からなるキャパシタ絶縁膜と、

前記キャパシタ絶縁膜の表面に形成された上部電極とを 有する半導体記憶装置。

【請求項2】前記プラグはシリコンからなり、前記下部 電極はタングステンからなる請求項1記載の半導体記憶 装置。

【請求項3】前記プラグはシリコンからなり、前記下部 電極は窒化タングステンからなる請求項1記載の半導体 20 記憶装置。

【請求項4】前記バリア層はチタンからなる請求項1記 载の半導体記憶装置。

【請求項5】前記バリア層はチタンおよび窒化チタンの 積層膜からなる請求項1記載の半導体記憶装置。

【請求項6】前記キャパシタ絶縁膜は酸化タンタルからなる請求項1記載の半導体記憶装置。

【請求項7】前記上部電極はチタンからなる請求項1記 载の半導体記憶装置。

【請求項8】半導体基板上に層間絶縁膜を形成する工程 30 と、

前記層間絶縁膜に前記半導体基板表面まで達するコンタクトホールを設ける工程と、

前記コンタクトホール内に導電体からなるプラグを形成 する工程と、

全面に犠牲膜を形成する工程と、

前記コンタクトホール上部の前記犠牲膜に、前記プラグ 表面まで達し、上端が下端よりも狭い開口を設ける工程 と、

前記開口の側壁を除く全面に第1の金属層を成膜することにより、前記犠牲膜の上部に密着層を形成し、前記開口の底部にバリア層を形成する工程と、

前記開口の側壁を含む全面に、第2の金属層を形成する 工程と、

前記密着層および前記密着層上部の前記第2の金属層を 除去し、前記開口内に筒状の下部電極を形成する工程 と、

前記犠牲膜を除去する工程と、

前記下部電極の表面に、誘電体からなるキャパシタ絶縁 膜を形成する工程と、 前記キャパシタ絶縁膜の表面に上部電極を形成する工程 とを有する半導体記憶装置の製造方法。

【請求項9】前記密着層および前記密着層上部の前記第2の金属層を除去し、前記下部電極を形成する工程は、前記密着層が除去されるまで全面に化学的機械研磨(CMP)を行う工程である請求項8記載の半導体記憶装置の製造方法。

【請求項10】前記密着層および前記密着層上部の前記第2の金属層を除去し、前記下部電極を形成する工程は、前記開口内に埋め込み犠牲膜を形成し、全面にエッチバックを行う工程であり、

前記犠牲膜を除去する工程は、前記犠牲膜および前記埋 め込み犠牲膜を除去する工程である請求項8記載の半導 体記憶装置の製造方法。

【請求項11】全面に前記犠牲膜を形成する工程は、第 1の犠牲膜を形成する工程と、

前記第1の犠牲膜の上層に、前記第1の犠牲膜よりも十分に膜厚が薄く、かつエッチング選択比の小さい第2の 犠牲膜を形成する工程とを有し、

20 前記犠牲膜に前記開口を設ける工程は、前記第2の犠牲 膜における前記開口の口径が、前記第1の犠牲膜におけ る前記開口の口径よりも相対的に狭くなるようにエッチ ングを行う工程である請求項8記載の半導体記憶装置の 製造方法。

【請求項12】前記犠牲膜に前記開口を設ける工程は、 レジストをマスクとして前記第2の犠牲膜および前記第 1の犠牲膜に異方性エッチングを行い、前記プラグ表面 まで達する開口を設ける工程と、

前記開口に等方性エッチングを行い、前記第1の犠牲膜の側壁を前記第2の犠牲膜の側壁よりも相対的に大きく エッチングする工程とを有する請求項11記載の半導体 記憶装置の製造方法。

【請求項13】前記犠牲膜の上部に密着層を形成する工程は、前記第2の犠牲膜の上部および側壁に前記密着層を形成する工程である請求項11記載の半導体記憶装置の製造方法。

【請求項14】前記第1の犠牲膜はPSG (phospho silicate glass) からなり、前記第2の犠牲膜はNSG (non-doped silicate glass) からなる請求項11記載の半導体記憶装置の製造方法。

【請求項15】前記第1の犠牲膜はBPSG (boro-phospho silicateglass)からなり、前記第2の犠牲膜はNSG (non-dopedsilicate glass)からなる請求項11記載の半導体記憶装置の製造方法。

【請求項16】前記密着層および前記密着層上部の前記 第2の金属層を除去し、前記下部電極を形成する工程 は、前記第2の犠牲膜が除去されるまで全面に化学的機 50 械研磨 (CMP) を行う工程である請求項11記載の半

導体記憶装置の製造方法。

【請求項17】前記プラグはシリコンからなり、前記下 部電極はタングステンからなる請求項8記載の半導体記 憶装置の製造方法。

【請求項18】前記プラグはシリコンからなり、前記下 部電極は窒化タングステンからなる請求項8記載の半導 体記憶装置の製造方法。

【請求項19】前記犠牲膜は酸化シリコンからなる請求 項8記載の半導体記憶装置の製造方法。

【請求項20】前記密着層および前記バリア層は、チタ ンからなる請求項8記載の半導体記憶装置の製造方法。

【請求項21】前記密着層および前記バリア層は、チタ ンおよび窒化チタンの積層膜からなる請求項8記載の半 導体記憶装置の製造方法。

【請求項22】前記キャパシタ絶縁膜は酸化タンタルか らなる請求項8記載の半導体記憶装置の製造方法。

【請求項23】半導体基板上に層間絶縁膜を形成する工 程と、

前記層間絶縁膜に前記半導体基板表面まで達するコンタ クトホールを設ける工程と、

前記コンタクトホール内に導電体からなるプラグを形成 する工程と、

全面にバリア層を形成する工程と、

前記バリア層の上層の全面に、犠牲膜を形成する工程

前記犠牲膜の上層の全面に、密着層を形成する工程と、 前記コンタクトホール上部の前記密着層に、開口を設け る工程と、

前記密着層をマスクとして、前記コンタクトホール上部 の前記犠牲膜に、前記プラグ表面まで達する開口を設け る工程と、

前記開口の側壁を含む全面に、金属層を形成する工程 と、

前記密着層および前記密着層上部の前記金属層を除去 し、前記開口内に筒状の下部電極を形成する工程と、 前記犠牲膜を除去する工程と、

前記下部電極をマスクとして、前記バリア層をエッチン グ除去する工程と、

前記下部電極の表面に、誘電体からなるキャパシタ絶縁 膜を形成する工程と、

前記キャパシタ絶縁膜の表面に上部電極を形成する工程 とを有する半導体記憶装置の製造方法。

【請求項24】前記密着層および前記密着層上部の前記 金属層を除去し、前記下部電極を形成する工程は、前記 密着層が除去されるまで全面に化学的機械研磨 (CM P)を行う工程である請求項23記載の半導体記憶装置 の製造方法。

【請求項25】前記密着層および前記密着層上部の前記 金属層を除去し、前記下部電極を形成する工程は、前記 開口内に埋め込み犠牲膜を形成し、全面にエッチバック を行う工程であり、

前記犠牲膜を除去する工程は、前記犠牲膜および前記埋 め込み犠牲膜を除去する工程である請求項23記載の半 導体記憶装置の製造方法。

【請求項26】前記プラグはシリコンからなり、前記下 部電極はタングステンからなる請求項23記載の半導体 記憶装置の製造方法。

【請求項27】前記プラグはシリコンからなり、前記下 部電極は窒化タングステンからなる請求項23記載の半 導体記憶装置の製造方法。

【請求項28】前記犠牲膜は酸化シリコンからなる請求 項23記載の半導体記憶装置の製造方法。

【請求項29】前記密着層はチタンからなる請求項23 記載の半導体記憶装置の製造方法。

【請求項30】前記密着層は窒化チタンからなる請求項 23記載の半導体記憶装置の製造方法。

【請求項31】前記密着層は、チタンおよび窒化チタン の積層膜からなる請求項23記載の半導体記憶装置の製 造方法。

【請求項32】前記バリア層はチタンからなる請求項2 20 3 記載の半導体記憶装置の製造方法。

【請求項33】前記バリア層は窒化チタンからなる請求 項23記載の半導体記憶装置の製造方法。

【請求項34】前記バリア層は、チタンおよび窒化チタ ンの積層膜からなる請求項23記載の半導体記憶装置の

【請求項35】前記キャパシタ絶縁膜は酸化タンタルか らなる請求項23記載の半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置お よびその製造方法に関し、特に、金属からなる上下電極 と金属酸化膜等からなるキャパシタ絶縁膜を有するMI M (MetalInsulator Metal)型の メモリセルを有する半導体記憶装置およびその製造方法 に関する。

[0002]

【従来の技術】代表的な半導体記憶装置であるDRAM のメモリセルは、1個のトランジスタと1個の容量素子 (キャパシタ) から構成される。従来、メモリセルのキ ャパシタ構造はプレーナー型(平坦型)であったが、半 導体記憶装置の微細化・高集積化に伴い、4Mb世代以 降はスタック型 (積層型) あるいはトレンチ型 (溝型) 等の3次元的構造が採用されるようになった。スタック 型キャパシタは、キャパシタの主要部をゲート電極やフ ィールド酸化膜の上部まで延在させてキャパシタ電極対 の面積を増大させ、これによりキャパシタ容量を確保す るものである。スタック型キャパシタとしては、円筒型 の電極を有するシリンダ型キャパシタが代表的な形状で 50 ある。

40

-3-

【0003】従来のスタック型キャパシタは上下電極が 半導体から形成され、上下電極間にシリコン窒化膜系の キャパシタ絶縁膜を有するSIS (Silicon I nsulator Silicon)型であった。キャ パシタ絶縁膜としてシリコン酸化膜あるいはシリコン窒 化膜よりも誘電率の高いTa2 O5 等の金属酸化物が用 いられるようになったことに伴い、現在では金属からな る上下電極を有するMIM型キャパシタに移行してい る。

【0004】半導体記憶装置の記憶ノード電極として用 いられるシリンダ型キャパシタの電極は、シリコン酸化 膜からなる犠牲膜を凹状あるいは凸状に形成し、これを 型として形成される。従来のMIM構造のシリンダ型キ ャパシタの形成方法について、図9~図12を参照して 説明する。図9~図10はシリンダ型電極の内部に犠牲 膜が配置される場合であり、図11~図12はシリンダ 型電極の周囲に犠牲膜が配置される場合である。

【0005】シリンダ型電極の内部に犠牲膜が配置され る場合は、まず、図9(A)に示すように、例えばシリ コン酸化膜からなる層間絶縁膜1の上層に、エッチング ストッパー層としてのシリコン窒化膜 (Sia. N4 層) 2を形成する。エッチングによりSi3 N4 層2および 層間絶縁膜1にコンタクトホール3を形成し、コンタク トホール3を埋め込むようにポリシリコン (あるいは導 電性のアモルファスシリコン) プラグ4を形成する。そ の上層の全面に、バリア層5となるTi層あるいはTi と窒化チタン(TiN)の積層膜を形成してから、シリ ンダ形状のキャパシタ電極を形成するための犠牲膜とな るシリコン酸化膜6を形成する。

【0006】次に、図9(B)に示すように、ポリシリ コンプラグ4上部の酸化膜6のみ残し、酸化膜6および バリア層5をエッチングにより除去する。シリコン酸化 膜6と、下部電極となる金属層との層間剥離を防止する ため、酸化膜6の側壁を含む全面に密着層7としてTi あるいはTi/TiN層(積層膜)を形成する。密着層 7の上層に下部電極となる金属層8として、例えばタン グステン (W) 層あるいは窒化タングステン (WN) 層 を成膜する。

【0007】次に、図10 (A) に示すように、CMP (化学的機械研磨chemicalmechanica l polishing)を行って酸化膜6上部のWま たはWN層8、および密着層7を除去してから、電極間 の酸化膜6をエッチングにより除去する。あるいは、電 極間を埋め込むように酸化膜(不図示)を形成してから 全面エッチバックを行うことにより、酸化膜6上部の下 部電極8と密着層7を除去してもよい。その場合には、 全面エッチバックを行った後、例えばフッ酸を用いたエ ッチングにより電極間の酸化膜6および埋め込み酸化膜 (不図示)を除去する。

【0008】その後、図10 (B) に示すように、密着

層7および下部電極8を被覆するように、全面にTa2 O3 等の誘電体からなるキャパシタ絶縁膜 9を形成す る。全面に、上部電極10として例えばTiからなる金 属層を形成してから、上部電極10、キャパシタ絶緑膜 9 および Sia N4 層 2 のパターニングを行うことによ り、記憶ノード電極が形成される。

【0009】一方、シリンダ型電極の周囲に犠牲膜を配 置させることにより記憶ノード電極を形成する場合に は、まず、図11(A)に示すように、上記のシリンダ 型電極の内部に犠牲膜が配置される場合と同様に、層間 絶縁膜1の上層にエッチングストッパー層としてSi3 N4 層2を形成し、これらの層にコンタクトホール3を 設けてから、コンタクトホール3を埋め込むようにポリ シリコンプラグ4を形成する。その上層に、シリンダ形 状のキャパシタ電極を形成するための犠牲膜となるシリ コン酸化膜6を形成する。

【0010】次に、図11 (B) に示すように、ポリシ リコンプラグ4上部の酸化膜6のみエッチングにより除 去する。酸化膜6の側壁を含む全面に、密着層7として 例えばTiまたはTi/TiN層を形成し、その上層に 下部電極8として例えばW層またはWN層を形成する。 密着層7はポリシリコンプラグ4との界面において、ポ リシリコンと下部電極8の金属材料との反応を防止する ためのバリア層としても機能する。

【0011】続いて、図12 (A) に示すように、CM Pを行って酸化膜 6上部の下部電極 8 および密着層 7を 除去してから、電極間の酸化膜6をエッチングにより除 去する。あるいは、電極内を埋め込むように酸化膜 (不 図示)を形成してから、全面エッチバックを行って酸化 膜6上部の下部電極8と密着層7を除去し、その後、例 えばフッ酸を用いたエッチングにより電極間の酸化膜 6 および埋め込み酸化膜(不図示)を除去してもよい。

【0012】その後、図12 (B) に示すように、密着 層7と下部電極8を被覆するように、全面にTa2 O3 等の誘電体からなるキャパシタ絶縁膜9を形成する。さ らに、全面に上部電極10となるTi等の金属層を形成 してから、上部電極10、キャパシタ絶縁膜9およびS i3 N4 層2のパターニングを行うことにより、記憶ノ ード電極が形成される。

【0013】上記の従来のキャパシタ形成方法によれ ば、犠牲膜である酸化膜6と下部電極8との層間剥離を 防止するため、酸化膜6の側壁を含む全面に密着層7を 形成する。また、DRAMメモリセルの記憶ノードに は、接合リークを低減するためポリシリコンプラグが使 用されることが多いが、電極材料の金属とポリシリコン との反応を防止するために、例えばTiあるいはTi/ TiN積層膜からなるバリア層(反応防止層) 5を形成 する必要がある。したがって、図10(B)あるいは図 12 (B) に示すように、シリンダ電極の興壁部が密着 50 層またはバリア層により被覆された構造となる。

#### [0014]

【発明が解決しようとする課題】しかしながら、シリン ダ型キャパシタの側壁部はキャパシタ電極対の面積に最 も大きく寄与する部分であり、シリンダ状の電極側壁部 に密着層あるいはバリア層が形成されていると、キャパ シタの容量損失やキャパシタ絶縁膜のリーク電流増加の 要因となる。本発明は上記の問題点を鑑みてなされたも のであり、したがって本発明は、MIM構造のシリンダ 型キャパシタを有する半導体記憶装置において、電極側 壁部の密着層あるいはバリア層に起因する容量損失や接 合リークが防止され、かつシリコンと電極材料との反応 が防止された半導体記憶装置およびその製造方法を提供 することを目的とする。

#### [0015]

【課題を解決するための手段】上記の目的を達成するた め、本発明の半導体記憶装置は、能動素子が形成された 半導体基板と、前記半導体基板上に形成された層間絶縁 膜と、前記層間絶縁膜に設けられた前記能動素子の表面 まで達するコンタクトホールと、前記コンタクトホール 内に形成された導電体からなるプラグと、前記半導体基 板表面に少なくとも前記プラグの上部を被覆するように 形成されたバリア層と、前記バリア層上部に形成された 底面と前記底面から上方に形成された側面からなる筒状 の下部電極と、前記下部電極の表面に形成された誘電体 からなるキャパシタ絶縁膜と、前記キャパシタ絶縁膜の 表面に形成された上部電極とを有することを特徴とす る。

【0016】本発明の半導体記憶装置は、好適には、前 記プラグはシリコンからなり、前記下部電極はタングス テンからなることを特徴とする。あるいは、本発明の半 導体記憶装置は、好適には、前記プラグはシリコンから なり、前記下部電極は窒化タングステンからなることを 特徴とする。本発明の半導体記憶装置は、好適には、前 記バリア層はチタンからなることを特徴とする。あるい は、本発明の半導体記憶装置は、好適には、前記バリア 層はチタンおよび窒化チタンの積層膜からなることを特 徴とする。本発明の半導体記憶装置は、好適には、前記 キャパシタ絶縁膜は酸化タンタルからなることを特徴と する。また、本発明の半導体記憶装置は、好適には、前 記上部電極はチタンからなることを特徴とする。

【0017】これにより、シリンダ型キャパシタにおい てキャパシタ電極対の面積に最も大きく寄与する側壁部 には密着層あるいはバリア層が形成されず、電極側壁部 の密着層あるいはバリア層に起因する容量損失や、キャ パシタ絶緑膜のリーク電流増加が防止される。一方、ト ランジスタとキャパシタとの電気的接続のためのポリシ リコンプラグと、キャパシタの下部電極との界面には、 バリア層が形成され、シリコンと電極材料との反応が防 止される。上記の構造によれば、容量損失やリーク電流 の低減によりキャパシタの実効面積を有効に使用するこ

とが可能となる。したがって、キャパシタ電極対の面積 を縮小することが可能となり、シリンダ型電極の高さを 低減できる。これにより、キャパシタ周辺に形成される コンタクトホールのアスペクト比が低減され、メモリセ ルを微細化できるため、半導体記憶装置の大容量化が可

【0018】さらに、上記の目的を達成するため、本発 明の半導体記憶装置の製造方法は、半導体基板上に層間 絶縁膜を形成する工程と、前記層間絶縁膜に前記半導体 基板表面まで達するコンタクトホールを設ける工程と、 前記コンタクトホール内に導電体からなるプラグを形成 する工程と、全面に犠牲膜を形成する工程と、前記コン タクトホール上部の前記犠牲膜に、前記プラグ表面まで 達し、上端が下端よりも狭い開口を設ける工程と、前記 開口の側壁を除く全面に第1の金属層を成膜することに より、前記犠牲膜の上部に密着層を形成し、前記開口の 底部にバリア層を形成する工程と、前記開口の側壁を含 む全面に、第2の金属層を形成する工程と、前記密着層 および前記密着層上部の前記第2の金属層を除去し、前 記開口内に筒状の下部電極を形成する工程と、前記犠牲 膜を除去する工程と、前記下部電極の表面に、誘電体か らなるキャパシタ絶緑膜を形成する工程と、前記キャパ シタ絶縁膜の表面に上部電極を形成する工程とを有する ことを特徴とする。

【0019】本発明の半導体記憶装置の製造方法は、好 適には、前記密着層および前記密着層上部の前記第2の 金属層を除去し、前記下部電極を形成する工程は、前記 密着層が除去されるまで全面に化学的機械研磨 (CM P)を行う工程であることを特徴とする。あるいは、本 30 発明の半導体記憶装置の製造方法は、好適には、前記密 着層および前記密着層上部の前記第2の金属層を除去 し、前記下部電極を形成する工程は、前記開口内に埋め 込み犠牲膜を形成し、全面にエッチバックを行う工程で あり、前記犠牲膜を除去する工程は、前記犠牲膜および 前記埋め込み犠牲膜を除去する工程であることを特徴と する。

【0020】本発明の半導体記憶装置の製造方法は、好 適には、全面に前記犠牲膜を形成する工程は、第1の犠 牲膜を形成する工程と、前記第1の犠牲膜の上層に前記 第1の犠牲膜よりも十分に膜厚が薄く、かつエッチング 選択比の小さい第2の犠牲膜を形成する工程とを有し、 前記犠牲膜に前記開口を設ける工程は、前記第2の犠牲 膜における前記開口の口径が前記第1の犠牲膜における 前記開口の口径よりも相対的に狭くなるようにエッチン グを行う工程であることを特徴とする。本発明の半導体 記憶装置の製造方法は、さらに好適には、前記犠牲膜に 前記開口を設ける工程は、レジストをマスクとして前記 第2の犠牲膜および前記第1の犠牲膜に異方性エッチン グを行い、前記プラグ表面まで達する開口を設ける工程

50、と、前記開口に等方性エッチングを行い、前記第1の犠

牲膜の側壁を前記第2の犠牲膜の側壁よりも相対的に大きくエッチングする工程とを有することを特徴とする。

【0021】本発明の半導体記憶装置の製造方法は、好 適には、前記犠牲膜の上部に密着層を形成する工程は、 前記第2の犠牲膜の上部および側壁に前記密着層を形成 する工程であることを特徴とする。本発明の半導体記憶 装置の製造方法は、好適には、前記第1の犠牲膜はPS G (phospho silicate glass) からなり、前記第2の犠牲膜はNSG (non-dop ed silicate glass) からなることを 特徴とする。あるいは、本発明の半導体記憶装置の製造 方法は、好適には、前記第1の犠牲膜はBPSG (bo ro-phospho silicate glas s) からなり、前記第2の犠牲膜はNSGからなること を特徴とする。本発明の半導体記憶装置の製造方法は、 好適には、前記密着層および前記密着層上部の前記第2 の金属層を除去し、前記下部電極を形成する工程は、前 記第2の犠牲膜が除去されるまで全面に化学的機械研磨 (CMP)を行う工程であることを特徴とする。

【0022】本発明の半導体記憶装置の製造方法は、好適には、前記プラグはシリコンからなり、前記下部電極はタングステンからなることを特徴とする。あるいは、本発明の半導体記憶装置の製造方法は、好適には、前記でラグはシリコンからなり、前記下部電極は窒化タングステンからなることを特徴とする。本発明の半導体記憶装置の製造方法は、好適には、前記犠牲膜は酸化シリコンからなることを特徴とする。また、本発明の半導体記憶装置の製造方法は、好適には、前記密着層および前記パリア層は、チタンまたはチタンおよび窒化チタンの積層膜からなることを特徴とする。本発明の半導体記憶装置の製造方法は、好適には、前記キャパシタ絶縁膜は酸化タンタルからなることを特徴とする。

【0023】これにより、犠牲膜に設けられた開口の側壁への密着層あるいはバリア層の堆積を防止することができる。したがって、コンタクトホール上部およびその近傍にのみバリア層を形成することができ、ブラグ材料と下部電極との反応を防止しながら、電極側壁部における容量損失やリーク電流を抑制することが可能となる。 【0024】また、上記の目的を達成するため、本発明の半導体記憶装置の製造方法は、半導体基板上に層間絶

と、前記密着層および前記密着層上部の前記金属層を除去し、前記開口内に筒状の下部電極を形成する工程と、前記犠牲膜を除去する工程と、前記下部電極をマスクとして前記バリア層をエッチング除去する工程と、前記下部電極の表面に誘電体からなるキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜の表面に上部電極を形成する工程とを有することを特徴とする。

【0025】上記の本発明の半導体記憶装置の製造方法によれば、例えばタングステンあるいは窒化タングステンからなる下部電極(金属層)をマスクとして、下層のバリア層にエッチングを行うため、シリンダ型の下部電極の底面にのみバリア層を形成することができる。これにより、プラグ材料と電極材料との反応を防止しながら、電極側壁部のバリア層に起因するキャバシタの容量損失あるいはリーク電流の増加を抑制することが可能となる。また、下部電極となる金属層を、例えば酸化膜からなる犠牲膜上に堆積する際には、犠牲膜の上層に密着層が形成されているため、層間剥離を抑制しながら金属層(下部電極)を形成することができる。

20 [0026]

【発明の実施の形態】以下に、本発明の半導体記憶装置 およびその製造方法の実施の形態について、図面を参照 して説明する。

(実施形態1)図1(A)は本実施形態の半導体記憶装置の記憶ノード電極部分を表す断面図である。層間絶縁膜1にコンタクトホール3が設けられており、コンタクトホール3内にはポリシリコンプラグ4が形成されている。ポリシリコンプラグ4の上部にはバリア層5を介してシリンダ型の下部電極8が形成されており、下部電極8を被覆するようにキャパシタ絶縁膜9および上部電極10が形成されている。下部電極8の側壁には、バリア層あるいは密着層は形成されない。

【0027】次に、上記の本実施形態の半導体記憶装置の製造方法について説明する。まず、図1(B)に示すように、例えばシリコン酸化膜からなる層間絶縁膜1に、エッチングによりコンタクトホール3を形成する。コンタクトホール3を埋め込むように、全面にポリシリコン層を形成した後、層間絶縁膜1上のポリシリコン層を形成した後、層間絶縁膜1上のポリシリコン層を形成した後、層間絶縁膜1上のポリシリコン層を形成した後、層間絶縁膜1上のポリシリコン層を北により除去する。これにより、ポリシリコンプラグ4が形成される。あるいは、ポリシリコン層のかわりにアモルファスシリコン個を形成し、加熱により結晶化させてもよい。コンタクトホール内にプラグとして埋め込まれるシリコンは、不純物を含有して導電性であれば、上記のようにポリシリコンでもアモルファスシリコンでもよい。

膜の上層の全面に密看層を形成する工程と、前記コンタ クトホール上部の前記密着層に開口を設ける工程と、前 記密着層をマスクとして前記コンタクトホール上部の前 記犠牲膜に前記プラグ表面まで達する開口を設ける工程 と、前記開口の側壁を含む全面に金属層を形成する工程 50 3 N4 層 2 の上層に第1 の酸化膜 6 と、第1 の酸化膜 6

よりもエッチング速度が遅い第2の酸化膜 6'を積層さ せる。第1の酸化膜6はシリンダ形状のキャパシタ電極 を形成するための犠牲膜であり、キャパシタ電極の高さ 程度の膜厚とする。第2の酸化膜6'は第1の酸化膜6 のエッチングマスクであり、第1の酸化膜6よりも十分 に薄く形成する。

【0029】第1の酸化膜6と第2の酸化膜6、とのエ ッチング速度を異ならせるには、例えば、第1の酸化膜 6にリンやホウ素を含有するPSG (phospho silicate glass) あるいはBPSG (b oro-phospho silicate glas s) を用い、第2の酸化膜6'にNSG (nondop ed natural silicate glas s)を用いればよい。また、第2の酸化膜6'のかわり に、シリコン窒化膜等、第1の酸化膜6に対するエッチ ング選択比が小さい層を形成してもよい。

【0030】次に、図2(A)に示すように、レジスト (不図示)をマスクとして第2の酸化膜6'にエッチン グを行い、開口を設ける。レジストを除去後、パターニ ングされた第2の酸化膜6'をマスクとして第1の酸化 20 膜6にエッチングを行い、プラグ4の上面を露出させ る。第1の酸化膜6および第2の酸化膜6,のエッチン グは、例えば反応性イオンエッチング (RIE) 等、異 方性のドライエッチングで行うことが好ましい。

【0031】次に、図2 (B) に示すように、第1の酸 化膜 6 に形成された開口内にフッ酸等を用いて等方性エ ッチングを行う。このとき、第1の酸化膜6と第2の酸 化膜 6′ のエッチング選択比に差があることから、第2 の酸化膜6'の側壁部分よりも第1の酸化膜6の側壁部 分が相対的に多くエッチングされ (オーバーハング) 、 開口部が狭いトレンチとなる。

【0032】続いて、図3 (A) に示すように、例えば コリメーテッドスパッタリング等、指向性の高い成膜方 法によりTi層およびTiN層の積層膜(以下、Ti/ TiN層)を成膜する。この成膜は、第1の酸化膜6に 設けられた開口の側壁へのTi/TiN層の堆積を防止 しながら行う。層間絶縁膜1およびプラグ4の上面部に 堆積されたTi/TiN層はバリア層5として機能す る。また、第2の酸化膜6'の上部および側面に堆積さ れたTi/TiN層は、第2の酸化膜6°と下部電極8 の金属材料との密着層7として機能する。

【0033】Ti/TiN層を成膜後、650℃程度の 熱処理、好適にはRTA(rapid thermal annealing)を行ってポリシリコンプラグ4 の表面とTi層を反応させ、シリサイドを形成する。こ れにより、ポリシリコンプラグ4と上層に形成されるキ ャパシタ電極とのコンタクト抵抗を低減させることがで きる。また、この熱処理によりTiN層が緻密化され、 密着層 7 としての機能が向上する。

化膜6の側壁部を含む全面に、キャパシタ電極の下部電 極となるタングステン層(W層)あるいは窒化タングス テン層(WN層)8を形成する。WまたはWN層8の形 成は、スパッタリングあるいはメタルCVD法により行 うことができる。ここで、犠牲膜(第2の酸化膜61) の上部には、Ti/TiN層からなる密着層 7が形成さ れているため、WまたはWN層8との層間剥離が防止さ れる。

【0035】次に、図4 (A) に示すように、第2の酸 化膜6'が除去されるまで全面にCMPを行う。このC MP工程により第2の酸化膜6′の上部および側面に形 成された密着層7とWまたはWN層8が除去される。こ れにより、ポリシリコンプラグ4とのコンタクトである 底部にのみバリア層5が形成され、側壁には密着層のな いシリンダ型の下部電極8が形成される。続いて、図4 (B) に示すように、例えばフッ酸を用いたウェットエ ッチングにより電極間の第1の酸化膜6を除去する。

【0036】あるいは、上記の図4 (A) および (B) に示す工程は、ポリシリコンプラグ4上部の開口を例え ばシリコン酸化膜(不図示)を用いて埋め込み、CMP のかわりに全面エッチバックを行ってもよい。第2の酸 化膜6'が除去されるまで全面エッチバックを行い、第 2の酸化膜6'の上部および側面に形成された密着層7 とWまたはWN層8を除去し、シリンダ型の下部電極8 を形成する。その後、例えばフッ酸を用いたウェットエ ッチングにより電極間の第1の酸化膜6および埋め込み 酸化膜(不図示)を除去する。これにより、図4(B) に示すような構造となる。

【0037】第2の酸化膜6'の除去をCMPで行う場 合、あるいは全面エッチバックで行う場合のいずれも、 30 下部電極としてタングステン (W) 層を用いる場合に は、下部電極8の側壁を露出させた後、表面に窒化処理 を行って酸化防止層(不図示)を形成する。次に、図1 (A) に示すように、キャパシタ絶縁膜9として例えば Ta2 O5層を堆積させてから、Ta2 O5 層のリーク 電流を低減させるため、500~600℃の02 または O3 雰囲気中でアニールを行う。続いて、例えばスパッ タリングによりTi等の金属膜を上部電極10として堆 積させる。その後、所望の領域を残して、上部電極1 0、キャパシタ絶縁膜9およびSi3 N4 層2を除去す ることにより、本実施形態の記憶ノード電極が形成され

【0038】上記の本実施形態の半導体記憶装置の形成 方法によれば、電極下部にのみバリア層 5を有し、電極 側壁部には密着層のないシリンダ型キャパシタを形成で きるため、キャパシタの容量損失や、電極側壁における リーク電流を低減させることが可能となる。

【0039】(実施形態2)本実施形態においては、シ リンダ型の下部電極を形成するための酸化膜の開口を逆 【0034】次に、図3(B)に示すように、第1の酸 50 テーパー状とすることにより、開口側壁への密着層の堆

積を防止する。実施形態1においては、図2 (A) に示すように、第2の酸化膜6'をマスクとして第1の酸化膜6にエッチングを行うが、本実施形態の場合、図5 (A) に示すように第2の酸化膜は形成しない。

【0040】以下に、本実施形態の半導体記憶装置の製造方法について説明する。まず、実施形態1と同様に層間絶縁膜1にコンタクトホール3を設け、コンタクトホール3内にポリシリコンプラグ4を形成する。コンタクトホール3を含む層間絶縁膜1の上層に、エッチングストッパー層としてSi3 N4 層2を形成する。その上層に、シリンダ型電極を形成するための犠牲膜となる酸化膜6を形成する。次に、図5(A)に示すように、レジスト(不図示)をマスクとして酸化膜6にエッチングを行い、コンタクトホール3に達する開口を形成する。このエッチングは、開口の側壁へのスパッタが起こりにくい条件(例えば、ハロゲン系ガスの比率を低くする等、側壁保護を弱くする条件)で行う。これにより、開口の断面が逆テーパー状となる。

【0041】その後、実施形態1の図3(A)示す工程と同様に、酸化膜6に設けられた開口の側壁を除き、Ti/TiN層は、例えばコリメーテッドスパッタリング等、指向性の高い成膜方で形成する。開口の底部(ポリシリコンプラグ4の上面部)に堆積されたTi/TiN層はバリア層5となり、酸化膜6の表面に堆積されたTi/TiN層は密着層となる。続いて、650℃程度の熱処理(RTA)を行いポリシリコンプラグ4の表面とTiP層を反応させてシリサイドを形成し、ポリシリコンプラグ4上部のコンタクト抵抗を低減させる。この熱処理工程において、密着層であるTiN層の緻密化も行う。

【0042】さらに、図3(B)に示す工程と同様に、酸化膜6の側壁部を含む全面に、キャパシタ電極の下部電極となるタングステン層(W層)あるいは窒化タングステン層(WN層)8を、スパッタリングあるいはメタルCVD法により形成する。ここで、酸化膜6の上部は密着層であるTi/TiN層によって被覆されているため、WまたはWN層8の層間剥離が防止される。図4(A)および(B)に示す工程と同様にして、CMPな

(A) および(B) に示す工程と同様にして、CMPあるいは全面エッチバックにより酸化膜6表面の密着層およびWまたはWN層8を除去し、シリンダ型の下部電極8を形成する。さらに、電極間の酸化膜6(全面エッチバックの場合は、酸化膜6および埋め込み酸化膜)を除去する。

【0043】その後、図5 (B) に示すように、WまたはWNからなる下部電極8にキャパシタ絶縁膜9として例えばTa2 O5 層を堆積させてから、500~600℃のO2 またはO3 雰囲気中でアニールを行いTa2 O5 層のリーク電流を低減させる。続いて、例えばスパッタリングによりTi等の金属膜を上部電極10として堆積させる。その後、所望の領域を残して上部電極10、

キャパシタ絶緑膜9およびSi3 N4 層2を除去し、記憶ノード電極を形成する。本実施形態の半導体記憶装置の製造方法によっても、電極下部にのみバリア層5を有し、電極側壁部には密着層のないシリンダ型キャパシタを形成できる。これにより、キャパシタの容量損失や、電極側壁におけるリーク電流を低減させることが可能となる。

【0044】(実施形態3)図6(A)は本実施形態の 半導体記憶装置の記憶ノード電極部分を表す断面図であ る。層間絶縁膜1にコンタクトホール3が設けられてお り、コンタクトホール3内にはポリシリコンプラグ4が 形成されている。ポリシリコンプラグ4の上部にはバリ ア層5を介してシリンダ型の下部電極8が形成されてお り、下部電極8を被覆するようにキャバシタ絶縁膜9お よび上部電極10が形成されている。下部電極8の側壁 には、バリア層あるいは密着層は形成されない。

【0045】次に、上記の本実施形態の半導体記憶装置の製造方法について説明する。まず、図6(B)に示すように、例えばシリコン酸化膜からなる層間絶縁膜1に、エッチングによりコンタクトホール3を形成する。コンタクトホール3を埋め込むように、全面にポリシリコン層を形成した後、層間絶縁膜1上のポリシリコン層をエッチバックあるいはCMPにより除去する。これにより、ポリシリコンブラグ4が形成される。あるいは、ポリシリコン層のかわりにアモルファスシリコン層を形成し、加熱により結晶化させてもよい。コンタクトホール内にプラグとして埋め込まれるシリコンは、不純物を含有して導電性であれば、上記のようにポリシリコンでもよい。

【0046】シリコンからなるプラグ4が埋め込まれた 30 層間絶縁膜1の上層に、Ti層およびTiN層(以下、 Ti/TiN層)を積層させ、密着層 5を形成する。密 着層5の上層に、例えば減圧CVD法によりエッチング ストッパー層としてシリコン窒化膜(Sia N4 層) 2'を形成し、Si3 N4 層2'の上層に酸化膜6を形 成する。酸化膜6はシリンダ形状のキャパシタ電極を形 成するための犠牲膜であり、キャパシタ電極の高さ程度 の膜厚とする。酸化膜6の上層に、酸化膜6と下部電極 8との密着層7となるTiN層をスパッタリング等の方 法により形成する。その後、650℃程度の熱処理、好 適にはRTAを行ってポリシリコンプラグ4の表面とバ リア層5のTi層を反応させ、シリサイドを形成する。 これにより、ポリシリコンプラグ4と上層に形成される キャパシタ電極とのコンタクト抵抗が低減される。

【0047】次に、図7(A)に示すように、レジスト (不図示)をマスクとして密着層7にエッチングを行ってから、レジストを除去する。パターニングされた密着層7をマスクとして酸化膜6およびSi3N4層2'にエッチングを行い、プラグ4の上面のバリア層5を露出50 させる。酸化膜6およびSi3N4層2'のエッチング

15

は、例えば反応性イオンエッチング(RIE)等、異方 性のドライエッチングで行うことが好ましい。

【0048】次に、図7(B)に示すように、酸化膜6の側壁部を含む全面に、キャパシタ電極の下部電極となるタングステン層(W層)あるいは窒化タングステン層(WN層)8を形成する。WまたはWN層8の形成は、スパッタリングあるいはメタルCVD法により行うことができる。ここで、ポリシリコンプラグ4の上面および層間絶縁膜1の露出部分は、バリア層5であるTi/TiN層によって被覆されており、ポリシリコンプラグ4と下部電極材料との反応が防止される。また、酸化膜6の上層には密着層7が形成されているため、酸化膜6とWまたはWN層8との層間剥離が防止される。

【0049】次に、図8(A)に示すように、密着層7が除去されるまで全面にCMPを行う。このCMP工程により密着層7の上部に形成されたWまたはWN層8が除去される。続いて、図8(B)に示すように、下部電極8をマスクとして酸化膜6、Si3N4層2、およびバリア層5にエッチングを行う。これにより、ポリシリコンプラグ4とのコンタクトである底部にのみバリア層5が形成され、側壁には密着層のないシリンダ型の下部電極8が形成される。

【0050】あるいは、上記の図8(A)および(B)に示す工程は、ポリシリコンプラグ4上部の開口を例えばシリコン酸化膜(不図示)を用いて埋め込み、CMPのかわりに全面エッチバックを行ってもよい。密着層7が除去されるまで全面エッチバックを行うことにより、密着層上部のWまたはWN層8を除去して、シリンダ型の下部電極8を形成する。その後、下部電極8をマスクとして酸化膜6、埋め込み酸化膜(不図示)、Si3N4層2、およびバリア層5にエッチングを行う。これにより、図8(B)に示すような構造となる。

【0051】密着層7の除去をCMPで行う場合、ある いは全面エッチバックで行う場合のいずれも、下部電極 としてタングステン(W)層を用いる場合には、下部電 極8の側壁を露出させた後、表面に窒化処理を行って酸 化防止層(不図示)を形成する。次に、図6(A)に示 すように、WまたはWNからなる下部電極にキャパシタ 絶縁膜9として例えばTa2 O5 層を堆積させてから、 500~600℃のO2 またはO3 雰囲気中でアニール 40 を行いTa2 Os 層のリーク電流を低減させる。続い て、例えばスパッタリングによりTi等の金属膜を上部 電極10として堆積させる。その後、所望の領域を残し て上部電極10およびキャパシタ絶縁膜9を除去するこ とにより、本実施形態の記憶ノード電極が形成される。 【0052】上記の本発明の実施形態の半導体記憶装置 の製造方法によれば、電極下部にのみバリア層を有し、 電極側壁部には密着層のないシリンダ型キャパシタを形 成できる。これにより、電極側壁部の密着層もしくはバ

低減できる。また、トランジスタとキャパシタを電気的 に接続するポリシリコンプラグと、キャパシタの下部電極との界面には、バリア層が形成されるため、プラグ材料 (特にポリシリコン) と電極材料との反応が防止される。

【0053】上記の本発明の実施形態の半導体記憶装置によれば、容量損失やリーク電流が低減され、キャパシタの実効面積を有効に使用することが可能となる。したがって、キャパシタ電極対の面積を縮小することが可能となり、シリンダ型電極の高さを低減できる。これにより、キャパシタ周辺に形成されるコンタクトホールのアスペクト比が低減され、メモリセルを微細化できるため、半導体記憶装置の大容量化が可能となる。

【0054】本発明の半導体記憶装置およびその製造方法の実施形態は、上記の説明に限定されない。例えば、キャパシタ絶縁膜としては上記のTa2O5以外に酸化イットリウム(Y2O3)やSTO(SrTiO3)、BTO(BaTiO3)あるいはBSTO(Ba1-xSrxTiO3)等のペロブスカイト型酸化物からなる高誘電体膜を形成してもよい。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

## [0055]

【発明の効果】本発明の半導体記憶装置によれば、電極 側壁部の密着層あるいはバリア層に起因する容量損失 や、キャパシタ絶縁膜のリーク電流増加が防止される。一方、キャパシタ下部にはバリア層が形成されているため、プラグ材料と電極材料との反応が防止される。これにより、キャパシタの実効面積が確保され、キャパシタ電極対の面積を縮小できるため、半導体記憶装置の製造方法によれば、シリンダ型電極の側壁部には密着層あるいは バリア層を形成せず、電極の下部にのみバリア層を形成 することができる。これにより、プラグ材料と下部電極 との反応を防止しながら、電極側壁部における容量損失 やリーク電流を抑制することが可能となる。

# 【図面の簡単な説明】

【図1】(A)は本発明の実施形態1に係る半導体記憶装置の記憶ノード電極部分を表す断面図であり、(B)は本発明の実施形態1に係る半導体記憶装置の製造方法の製造工程を表す断面図である。

【図2】(A)および(B)は本発明の実施形態1に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図3】(A)および(B)は本発明の実施形態1に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図4】(A)および(B)は本発明の実施形態1に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

リア層に起因するキャパシタの容量損失やリーク電流を 50 【図5】(A)は本発明の実施形態2に係る半導体記憶

装置の製造方法の製造工程を示す断面図であり、(B) は本発明の実施形態2に係る半導体記憶装置の記憶ノー ド電極部分を表す断面図である。


【図6】(A)は本発明の実施形態3に係る半導体記憶装置の記憶ノード電極部分を表す断面図であり、(B)は本発明の実施形態3に係る半導体記憶装置の製造方法の製造工程を表す断面図である。


【図7】(A)および(B)は本発明の実施形態3に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図8】(A)および(B)は本発明の実施形態3に係る半導体記憶装置の製造方法の製造工程を示す断面図である。

【図9】(A)および(B)は従来の半導体記憶装置の製造方法の製造工程を示す断面図である。

【図1】





【図10】(A)は従来の半導体記憶装置の製造方法の製造工程を示す断面図であり、(B)は従来の半導体記憶装置の記憶ノード電極部分を表す断面図である。

18


【図11】(A)および(B)は従来の半導体記憶装置の製造方法の製造工程を示す断面図である。


【図12】(A)は従来の半導体記憶装置の製造方法の製造工程を示す断面図であり、(B)は従来の半導体記憶装置の記憶ノード電極部分を表す断面図である。


【符号の説明】


10 1…層間絶緑膜、2、2、…エッチングストッパー層(Si3 N4 層)、3…コンタクトホール、4…(ポリシリコン)プラグ、5…バリア層(Ti/TiN層)、6…(第1の)酸化膜、6、…第2の酸化膜、7…密着層(Ti/TiN層)、8…下部電極(WまたはWN層)、9…キャパシタ絶緑膜、10…上部電極。

【図2】










[図11]



【図12】

